ТЕНДЕНЦІЇ ЗАСТОСУВАННЯ СУЧАСНОЇ ЕЛЕМЕНТНОЇ БАЗИ ДЛЯ ПОБУДОВИ ВИСОКОПРОДУКТИВНИХ ОБЧИСЛЮВАЛЬНИХ СИСТЕМ
DOI:
https://doi.org/10.18372/2073-4751.1.608Анотація
Швидкодія та степінь інтеграції сучасних ПЛІС відкривають нові перспективи у виробництві й поліпшенні параметрів високопродуктивних обчислювальних систем за рахунок реалізації їх за технологією системи-на-кристалі. Наведені особливості сучасної елементної бази в контексті побудови високопродуктивних обчислювальних систем
Посилання
Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. – М.: Изда-тельский дом «Додека ХХІ», 2007. – 408 с.
Cyclone II Device Handbook – http://www.altera.com.
Gray J. Designing a simple FPGA-optimized RISC CPU and system-on-a-chip. – 2000. – http://citeseer.ist.psu.edu/article/ gray00designing.html.
Жабин В.И. Архитектура вычислительных систем реального времени. – К.: ВЕК +, 2003. – 176с.
Culler D., Singh J. Parallel Computer Architecture. Morgan Kaufmann, 1999.
Kuck D. A survey of parallel machine organization and programming // Computing Surveys. – 1977. – P. 29–59.
Andrei A., Eles P., Pens Z., Rosen J. Predictable implementation of real-time applications on multiprocessor systems on chip // In Proc. of the 21st Int. Conf. on VLSI Design. – 2008. – P. 103–110.
Balkan A., Qu G., Vishkin U. An area-efficient high-throughput hybrid interconnection network for single-chip parallel processing // Proc. IEEE/ACM Design Automation Conference (DAC). – 2008. – P. 73–80.
Jerraya A., Tenhunen H., Wolf W. Multiprocessor Systems-on-Chips, MPSoC // IEEE Computer Society. – V. 38, №7, 2005.
Kumar R., Zyuban V., Tullsen D. Interconnections in multi-core architectures: Understanding mechanisms, overheads and scaling. – SIGARCH Comput. Archit. News. – 2005. – Vol. 33, № 2. – P. 408–419.
Ainsworth T. Pinkston T. Characterizing the cell eib on-chip network // IEEE Micro. – Vol. 27, №5, 2007. – P. 6–14.
Greenberg R., Guan L. On the area of hypercube layouts // Information Processing Letters, №84, 2002. – Р. 41–46.
Yeh C.H. Optimal layout for butterfly networks in multilayer VLSI // In International Conference on Parallel Processing (ICPP), 2003. – Р. 379–388.
Altera Corporation AN 311: Standard Cell ASIC to FPGA Design Methodology and Guidelines http://www.altera.com/literature/an/an311.pd f – 2009.
Parnell K., Bryner R. Comparing and Contrasting FPGA and Microprocessor System Design and Development. – http://www.xilinx.com/support/documentation/white_papers/wp213.pdf. – 2004
##submission.downloads##
Опубліковано
Як цитувати
Номер
Розділ
Ліцензія
Науковий журнал дотримується принципів відкритого доступу (Open Access) та забезпечує вільний, негайний і постійний доступ до всіх опублікованих матеріалів без фінансових, технічних або юридичних обмежень для читачів.
Усі статті публікуються у відкритому доступі відповідно до ліцензії Creative Commons Attribution 4.0 International (CC BY 4.0).
Авторські права
Автори, які публікують свої роботи в журналі:
-
зберігають за собою авторські права на свої публікації;
-
надають журналу право на перше опублікування статті;
-
погоджуються на поширення матеріалів за ліцензією CC BY 4.0;
-
мають право повторно використовувати, архівувати та поширювати свої роботи (у тому числі в інституційних та тематичних репозитаріях) за умови посилання на первинну публікацію в журналі.